广告合作
  • 今日头条

    今日头条

  • 百度一下

    百度一下,你就知道

  • 新浪网

    新浪网 - 提供新闻线索,重大新闻爆料

  • 搜狐

    搜狐

  • 豆瓣

    豆瓣

  • 百度贴吧

    百度贴吧——全球领先的中文社区

  • 首页 尚未审核订阅工具 订阅

    Xilinx ISE如何使用原理图制作的模块?

    来源:网络收集  点击:  时间:2024-07-30
    【导读】:
    本经验介绍使用Xilinx ISE的原理图制作的sch模块如何创建符号并被其他模块调用。工具/原料moreXilinx方法/步骤1/7分步阅读

    首先,我们有一个如图所示的sch模块文件,内容如图。

    选中该模块文件,展开下面Design Utilities,双击运行Create Schematic Symbol创建符号。

    2/7

    接着讲解在另一个原理图模块中调用该模块的办法。

    新建一个空白的sch文件。

    3/7

    左边切换到Symbol选项卡,在上面Categories里面多了一个盘符:\路径\项目名

    选中这个分类,在下面我们看到当前项目内运行过Create Schematic Symbol的模块都在这个分类下。

    4/7

    接着单击选中我们刚才那个模块,在右边编辑框中单击两次,创建两个该模块。

    5/7

    和内置模块一样用法,我们绘制其原理图。

    6/7

    接着在这个文件上右键,设置Set Top Module可以把该模块设置成顶级模块对其测试。

    7/7

    如果我们要在Verilog代码中调用该模块,方法和在代码中使用其他模块类似。如下是上面原理图的等价代码。

    注意事项

    通过PlanAHead工具可以查看sch文件对应的verilog代码。

    VERILOGXILINX
    本文关键词:

    版权声明:

    1、本文系转载,版权归原作者所有,旨在传递信息,不代表看本站的观点和立场。

    2、本站仅提供信息发布平台,不承担相关法律责任。

    3、若侵犯您的版权或隐私,请联系本站管理员删除。

    4、文章链接:http://www.1haoku.cn/art_1036045.html

    相关资讯

    ©2019-2020 http://www.1haoku.cn/ 国ICP备20009186号05-05 09:12:37  耗时:0.029
    0.0294s