cadence软件是一款受电子爱好者欢迎的原理图和PCB设计工具，工程师可以利用该软件进行PCB设计设计。规则设置是布线之前必须要做的工作，上一篇经验介绍了PCB中如何设置走线的长度范围，本篇经验介绍如何在原理图中设置走线长度范围。品牌型号：HUAWEIMatebook D系统版本：win10企业版软件版本：cadence16.6方法/步骤1/5分步阅读

第一步，打开capture cis 原理图设计软件；

2/5

第二步，在DSN文件上，点击edit object property；

3/5

第三步，弹出property editor，然后过滤器中选择“cadence-allegro”;

4/5

第四步，下方切换到flat nets选项；

5/5

第五步，左侧菜单栏找到propagation delay，在对应的网络的输入线长约束值；

总结1/1

1-打开capture cis 原理图设计软件；

2-在DSN文件上，点击edit object property；

3-弹出property editor，然后过滤器中选择“cadence-allegro”;

4-下方切换到flat nets选项；

5-左侧菜单栏找到propagation delay，在对应的网络的输入线长约束值；

注意事项

以上经验仅供参考，谢谢！