广告合作
  • 今日头条

    今日头条

  • 百度一下

    百度一下,你就知道

  • 新浪网

    新浪网 - 提供新闻线索,重大新闻爆料

  • 搜狐

    搜狐

  • 豆瓣

    豆瓣

  • 百度贴吧

    百度贴吧——全球领先的中文社区

  • 首页 尚未审核订阅工具 订阅

    cadence如何生成网表

    来源:网络收集  点击:  时间:2024-05-14
    【导读】:
    Cadence如何生成网表的详细教程工具/原料moreCadence16.6版本windows 7系统方法/步骤1/7分步阅读

    1、生成网表之前,首先要检查原理图的逻辑功能是否正确;各个部分的电气连接是否正确,对整个工程的所有元件重新进行索引编号。 选中工程管理器中的DSN文件------菜单栏,Tools------Annotate。

    2/7

    对所有元件进行编号,确保没有遗漏。否则生成网表失败。

    3/7

    双击元件设置pcb封装属性,并对整个原理图所有元件设置pcb Footprint属性。

    4/7

    对整个工程进行DRC检查。选中工程管理器中的DSN文件------菜单栏,Tools------Design Rules Check。并查看是否有错误发生,如果对话框信息没有error,说明 DRC检查通过了。

    5/7

    生成网络表, 选中工程管理器中的DSN文件------菜单栏,Tools------Create Netlist。网表会自动生成到本工程文件夹下面的allegro文件夹里面。

    6/7

    打开allegro文件夹,其中netlist.log文件是生成记录日志,里面有生成及错误信息。最好用专用文字处理软件打开,或者简单的Notepad++软件打开查看。

    7/7

    其中:#1 WARNING(ORCAP-36006): Part Name HEADER 17X2_CON254MM2X17_HEADER 17X2 is renamed to HEADER......是因为元件命名过长导致,可忽略。至此,生成网表成功!

    注意事项

    Cadence版本为16.6,其他版本可能略有差异。

    cad
    本文关键词:

    版权声明:

    1、本文系转载,版权归原作者所有,旨在传递信息,不代表看本站的观点和立场。

    2、本站仅提供信息发布平台,不承担相关法律责任。

    3、若侵犯您的版权或隐私,请联系本站管理员删除。

    4、文章链接:http://www.1haoku.cn/art_755384.html

    相关资讯

    ©2019-2020 http://www.1haoku.cn/ 国ICP备20009186号05-05 04:15:26  耗时:0.025
    0.0255s