利用quartusII 13.0.1自带功能仿真的一种方法
来源:网络收集 点击: 时间:2024-02-19通过quaitusII创建一个block diagram/schematic file文件,当然也可以是HDL语言编写的文件。这里主要是为了方便说明13.0.1版本也是可以利用自带系统进行仿真的。

block文件编写完成后,点击开始编译按钮(start compilation),需要几分钟的软件编译就会自动结束。
注:编译可以帮助我们检查程序,会有错误/警告等信息的提示。

为了仿真我们需要添加信号源,通过file——new打开一个弹窗,我们选中:
Verification/Debugging files——university program VWF。


在新弹出的窗口中,点击:Node finder。
注:这样可以列出我们block程序中的所有端子,便于进行与信号源的分配。

在新的弹窗中,我们点击:list,列出所有输入输出端子后,我们点击全部转移icon。然后点击:ok。

在新的窗口中,针对每一个输入,我们可以每项都点击clock icon进行频率的设置。

以上设置完毕,在仿真方面,我们通过simlation——options,在新的小弹窗中,我们选中:quartusII simulator。
此时会弹出一个新的仿真界面,我们点击:RTL simulation icon就开始仿真了。
注:一般仿真时间较短,在1分钟甚至几分钟之内就完成了。


仿真结束之后,我们可以看到根据输入端子信号的属性和电路结构,输出端子也有了波形。所以本经验非常有效。

欢迎交流和投票
复杂的模型还是采用modelsim进行仿真。
FPGA仿真数字电路QUARTUSIIALTERA版权声明:
1、本文系转载,版权归原作者所有,旨在传递信息,不代表看本站的观点和立场。
2、本站仅提供信息发布平台,不承担相关法律责任。
3、若侵犯您的版权或隐私,请联系本站管理员删除。
4、文章链接:http://www.1haoku.cn/art_83415.html