广告合作
  • 今日头条

    今日头条

  • 百度一下

    百度一下,你就知道

  • 新浪网

    新浪网 - 提供新闻线索,重大新闻爆料

  • 搜狐

    搜狐

  • 豆瓣

    豆瓣

  • 百度贴吧

    百度贴吧——全球领先的中文社区

  • 首页 尚未审核订阅工具 订阅

    Altium Designer中如何修改约束条件

    来源:网络收集  点击:  时间:2024-02-25
    【导读】:
    本经验简要介绍Altium Designer中如何修改约束条件,这是Altium Designer软件一个小技巧,是PCB绘制的起始,在学习和工程实践中,都十分有用的技能。工具/原料moreAltium Designer软件,版本9.0方法/步骤1/6分步阅读

    如图所示,首先打开一个PCB工程,为我们今天的经验介绍做准备。

    2/6

    如图所示,点击工具栏中的auto route,在下拉菜单里面点击setup,就会弹出约束的设置对话框了,所有的约束条件的设置都是在这个对话框里面进行的。

    3/6

    如图所示,出现对话框后,点击edit rule,进行约束条件的修改或者设置。约束条件就是你绘制PCB时提醒你的一些准则,可以根据需要自行设置。

    4/6

    如图所示,约束设置里面包括很多规则,大家可以每一个都试试,这样对于PCB的绘制理解也会加深很多。

    5/6

    如图所示,例如第一项electrical里面的clearance,表示是电路板上的布线间的间距,图中设置的是0.254,也即1mil。

    6/6

    如图所示,即把间距之设置成了0,当然一般是不会设置成这么小的,只是演示一下设置方法。

    注意事项

    若对您有帮助,请投票!谢谢!

    本文关键词:

    版权声明:

    1、本文系转载,版权归原作者所有,旨在传递信息,不代表看本站的观点和立场。

    2、本站仅提供信息发布平台,不承担相关法律责任。

    3、若侵犯您的版权或隐私,请联系本站管理员删除。

    4、文章链接:http://www.1haoku.cn/art_145881.html

    相关资讯

    ©2019-2020 http://www.1haoku.cn/ 国ICP备20009186号05-05 08:06:00  耗时:0.024
    0.0242s