QuestaSim是Mentor Graphics公司推出的一款仿真工具，其相对于Modelsim加入了对SystemVerilog语言以及验证方法学的支持，功能强大，使用者广泛。QuestaSim一般使用方法是新建一个工程，然后手动把要仿真的文件加载到工程中，之后手动编译各个文件，如果编译成功，则输入仿真参数并运行仿真，此方法在项目规模较小时，简单方便，容易上手，但当项目规模较大时，该方法效率比较低下，不建议采用。利用脚本仿真的方法，仿真效率较高，使用方便，那么如何利用脚本的方法来进行仿真呢？

首先确认已经正确安装好QuestaSim，之后确认要仿真的设计文件以及激励文件已经编写完毕。现以一个8进制的计数器仿真为例，如图所示，设计文件为cnt7.v，激励文件为cnt7_tb.sv。

建议创建一个文件夹定义项目的名称，在文件夹下分别创建script、src子文件夹，script文件夹中存放仿真使用的脚本，src文件夹中存放仿真使用的设计文件以及激励文件，并创建dut.lst文件，来指明各个文件的路径。

在script文件夹中，创建compile.do和sim.do脚本文件，如图所示。其中compile.do文件用于存放编译脚本，主要使用vlog或vcom命令对dut.lst文件进行编译；sim.do用于存放运行脚本，使用vsim命令对项目的顶层模块进行仿真（本示例中顶层为cnt_tb）。

脚本编写完毕后，打开QuestaSim软件，并通过cd命令进入到工程所在目录的script文件夹下。

在script目录下，通过运行do compile.do命令来对代码进行编译。

编译通过后，在script目录下，运行do sim.do命令后，在弹出的Wave界面中，加入要观测的信号，点击RUN按钮，即可运行仿真并显示波形。