广告合作
  • 今日头条

    今日头条

  • 百度一下

    百度一下,你就知道

  • 新浪网

    新浪网 - 提供新闻线索,重大新闻爆料

  • 搜狐

    搜狐

  • 豆瓣

    豆瓣

  • 百度贴吧

    百度贴吧——全球领先的中文社区

  • 首页 尚未审核订阅工具 订阅

    FPGA开发教程:[2]新建和编写verilog程序

    来源:网络收集  点击:  时间:2024-08-15
    【导读】:
    在quartus中新建工程后,如何添加文件,和输入verilog程序,以及模块的调用。做一个具体的演示。工具/原料more电脑quartus方法/步骤1/6分步阅读

    按照上一节的讲课内容新建工程。通过菜单file-new--选择verilog HDL File,在工程中添加verilog文件。

    2/6

    在打开的文件中编辑输入verilog程序。有两种方式,一种是通过在空白处,右键鼠标,选择Insert Templates,可直接插入模版,然后进行编辑和修改。

    3/6

    另一种是不使用插入模版的方式,直接手动输入。具体的verilog可参考有关资料,随便找一个完整的module都可以做例子练习。

    4/6

    然后保存文件,保存的文件名字必须和module名字相同,保存时可以选择添加文件到工程,如果该步没有选择添加到工程,也可由在工程浏览器中右键添加文件。

    5/6

    如果出现模块调用的情况时,可以把模块放在一个verilog文件中,但保存的文件名也要和其中一个module名字相同

    6/6

    编写完成后,将其设置为顶层文件,project --set as top level entiey.然后开始compile,compile后会出现report,可以通过报告了解资源使用情况,如果有了错误,进行修改重新compile。

    教程
    本文关键词:

    版权声明:

    1、本文系转载,版权归原作者所有,旨在传递信息,不代表看本站的观点和立场。

    2、本站仅提供信息发布平台,不承担相关法律责任。

    3、若侵犯您的版权或隐私,请联系本站管理员删除。

    4、文章链接:http://www.1haoku.cn/art_1125022.html

    相关资讯

    ©2019-2020 http://www.1haoku.cn/ 国ICP备20009186号05-22 22:33:44  耗时:0.816